零基础学习加法器：数字电路中的核心组件详解
从零开始搞懂加法器：数字电路里的“算术心脏”是怎么工作的？
你有没有想过，计算机到底是怎么“算数”的？
我们每天用手机、电脑做加减乘除，写代码调用a + b，一切看起来那么自然。但在硬件底层，没有函数调用，也没有数学库——所有的计算，都靠一个个微小的逻辑门拼出来的电路来完成。
而在这其中，最基础、最关键的角色，就是加法器（Adder）。
它就像是数字系统的“算术心脏”，无论是CPU执行指令、GPU处理图像，还是单片机计时，背后都有它的影子。今天我们就从零讲起，带你一步步揭开加法器的神秘面纱：它是怎么设计的？为什么有的快、有的慢？在真实芯片里又是如何使用的？
加法器为何如此重要？
现代数字系统中，几乎所有运算最终都会归结为加法。
比如减法可以用补码转化为加法，乘法是多次加法的组合，就连地址偏移、循环计数也离不开它。可以说，不会加法，就别谈计算。
但问题来了：二进制只有0和1，两个比特相加最多是1+1=2，也就是二进制的10。这意味着不仅要输出当前位的结果（0），还要向高位进1——这个“进位”机制，正是加法器设计的核心挑战。
于是工程师们从最简单的结构出发，逐步构建出越来越高效的加法器。整个过程就像搭积木：先学会拼一块砖（半加器），再学会搭墙（全加器），最后盖楼（多位加法器）。
第一步：搞定两个比特相加 —— 半加器
我们先看最简单的情况：只加两个1比特的数 A 和 B。
| A | B | Sum | Carry |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
你会发现：
- 当A和B不同时，结果是1 → 这正是异或门（XOR）的功能
- 只有当A和B都是1时，才产生进位 → 对应与门（AND）
所以，一个半加器只需要两个门就能实现：
module half_adder ( input logic A, input logic B, output logic Sum, output logic Carry ); assign Sum = A ^ B; assign Carry = A & B; endmodule就这么简单？没错！但它有个致命缺陷：它不知道自己是不是“被进位了”。也就是说，如果低位传上来一个进位，它没法处理。
所以半加器只能用于最低位（LSB）的加法，或者作为教学起点。真正实用的单元，还得靠升级版——全加器。
第二步：三位一起加 —— 全加器
真正的多比特加法必须考虑三个输入：A、B 和来自低位的进位 C_in。
这就引出了全加器（Full Adder, FA），它是所有复杂加法器的基本构建块。
真值表更复杂了，但我们依然可以推导出逻辑表达式：
- Sum = A ⊕ B ⊕ C_in
- C_out = (A·B) + (C_in · (A⊕B))
什么意思？
你可以理解为：
1. 先算 A+B，得到局部和 S_ab 和进位 G_ab
2. 再把 S_ab 和 C_in 相加，得到最终的 Sum
3. 同时判断是否需要向上进位：要么本位直接生成进位（A·B），要么前一级的进位被“传播”上来（C_in 且 A⊕B 为1）
下面是 Verilog 实现，保留中间信号以便理解：
module full_adder ( input logic A, input logic B, input logic C_in, output logic Sum, output logic C_out ); logic sum_ab; assign sum_ab = A ^ B; assign Sum = sum_ab ^ C_in; assign C_out = (A & B) | (C_in & sum_ab); endmodule✅ 小贴士：虽然也可以写成
assign {C_out, Sum} = A + B + C_in;让综合工具自动优化，但在学习阶段，手动展开逻辑能让你真正“看见”电路是如何工作的。
第三步：多位加法怎么做？—— 行波进位加法器（RCA）
现在我们有了“砖头”（全加器），就可以盖“墙”了。
假设我们要做一个4位加法器，把 A[3:0] 和 B[3:0] 相加。怎么做？
最直观的方法：把四个全加器串起来，让进位像波浪一样从低位往高位传递——这就是行波进位加法器（Ripple Carry Adder, RCA）。
```verilog
module ripple_carry_adder_4bit (
input logic [3:0] A,
input logi