当前位置：首页 > news >正文

【deepseek】RISC-V 的CSR寄存器详解

news 2026/6/7 22:03:54

这是一个非常核心的概念。理解了 CSR，你就理解了 RISC-V CPU 的“控制面板”。

1. CSR 到底是什么？

CSR (Control and Status Registers，控制与状态寄存器)。

你可以把它和通用寄存器（GPR）做对比：

通用寄存器 (x0-x31)：是 CPU 的工作台。用来存放计算用的数据（加数、减数、地址等），由软件自由读写。
CSR：是 CPU 的控制面板。用来配置 CPU 的行为、查询 CPU 的状态。它们不在通用寄存器组里，而是有一个独立的地址空间。

举个例子：

你想开启中断？去改 CSR (mie)。
你想设置页表？去写 CSR (satp)。
你想知道刚才为什么发生异常？去读 CSR (mcause)。
你想知道当前 CPU 是几个核心？去读 CSR (mhartid)。

2. CSR 的地址空间与权限

RISC-V 规定 CSR 有 12 位地址，范围是0x000~0xFFF（共 4096 个）。

最关键的设计在于：地址的高 2 位决定了权限。

地址高位 (二进制)	地址范围 (Hex)	权限	含义
`00xx...`	`0x000 - 0x0FF`	User	用户模式可读写（主要是性能计数器等）。
`01xx...`	`0x100 - 0x1FF`	Supervisor	监管者模式可读写（页表、中断代理等）。
`10xx...`	`0x200 - 0x2FF`	Hypervisor	虚拟化扩展使用。
`11xx...`	`0x300 - 0x3FF`	Machine	机器模式可读写（最高权限，启动配置等）。

这就是为什么之前说mstatus(0x300) 在 S-mode 下不能访问，因为它的地址以11开头。

3. 不同 Mode 下的具体表现

当 CPU 处于不同特权模式时，对 CSR 的访问表现截然不同。

A. Machine Mode (M-mode) - “上帝模式”

权限：拥有最高权限。
表现：
- 可以访问所有CSR（User、Supervisor、Machine）。
- 如果 M-mode 代码去写sstatus(S-mode 的状态寄存器)，硬件是允许的，但这通常是不规范的操作。
- 核心作用：M-mode 负责配置底层的硬件特性，比如内存映射（PMP）、异常委托、时钟频率等。

B. Supervisor Mode (S-mode) - “操作系统模式”

权限：受限制。
表现：
- 合法访问：读写sstatus、stvec、satp等0x1xx地址的寄存器。
- 非法访问：如果尝试读写mstatus(0x300)、mtvec(0x305) 等0x3xx地址的寄存器，CPU 硬件会立即产生一个非法指令异常。
- 陷阱机制：当 S-mode 试图访问 M-mode CSR 时，CPU 会自动跳转到 M-mode 的异常处理程序去“告状”。

C. User Mode (U-mode) - “应用程序模式”

权限：极度受限。
表现：
- 只能访问0x000-0x0FF范围的 CSR。
- 通常只能读取一些状态信息（如读取当前时间time，或读取性能计数器）。
- 任何试图访问0x100以上地址的操作都会触发异常。

4. 一个重要的概念：影子寄存器

这是 RISC-V 设计的精髓，也是初学者最容易晕的地方。

你可能会发现，M-mode 有mstatus，S-mode 有sstatus。它们是两个独立的物理寄存器吗？
答案：不是。

sstatus其实是mstatus的一个子集。

物理上：只有一份mstatus寄存器（64位）。
逻辑上：
- 当你在 M-mode 读写mstatus时，你看到的是全貌（所有位）。
- 当你在 S-mode 读写sstatus时，硬件自动把你映射到mstatus的某几个位（SIE, SPIE, SPP 等），你看不到 M-mode 相关的位（MIE, MPIE 等）。

这样做的好处：
操作系统在 S-mode 下运行时，可以直接读写sstatus来开启/关闭中断，而不需要陷入 M-mode。这既保证了安全（S-mode 改不了 M-mode 的配置），又提高了效率（不需要频繁切换模式）。

总结图示

操作 \ 当前模式	M-mode (特权级 3)	S-mode (特权级 1)	U-mode (特权级 0)
读`mstatus`(0x300)	✅ 成功	❌异常(跳回 M-mode)	❌异常
读`sstatus`(0x100)	✅ 成功 (但不推荐)	✅ 成功	❌异常
读`time`(0xC01)	✅ 成功	✅ 成功	✅ 成功

一句话总结：CSR 是 CPU 的控制旋钮，地址的高位决定了谁能拧动它。M-mode 可以拧所有的旋钮，S-mode 只能拧自己的旋钮，乱拧会被“电”一下（触发异常）。
RISC-V 的 CSR 数量繁多，但在实际开发中最常用的其实只有那一二十个。为了方便理解，我将它们按功能模块分类，并标注了地址和所属模式。

以下是详细的 CSR 列表及说明：

1. 核心身份与状态

这些寄存器用来回答“我是谁”以及“我现在在哪”。

CSR 名称	地址	权限	说明
`mhartid`	`0xF14`	MRO	硬件线程 ID。在多核 CPU 中，这个寄存器告诉你当前是第几个核心（Core 0, Core 1…）。常用于多核启动时判断自身身份。
`mstatus`	`0x300`	MRW	M-mode 状态寄存器。最重要的寄存器之一，控制全局中断使能（MIE）、保存中断前的权限等级（MPP）等。
`sstatus`	`0x100`	SRW	S-mode 状态寄存器。`mstatus`的子集，S-mode 只能改自己权限下的中断位（SIE）和状态。
`misa`	`0x301`	MRO	ISA 扩展寄存器。告诉你 CPU 支持哪些指令集（如 I, M, A, F, D 扩展）以及是 RV32 还是 RV64。

2. 异常与中断处理

这是操作系统的核心，决定了“出事了怎么办”。

CSR 名称	地址	权限	说明
`mtvec`	`0x305`	MRW	M-mode 异常向量基址。发生异常（如断电、非法指令）时，CPU 跳转到这里。存放的是异常处理函数的入口地址。
`stvec`	`0x105`	SRW	S-mode 异常向量基址。同上，供操作系统内核使用。
`mcause`	`0x342`	MRW	M-mode 异常原因。告诉你刚才为什么跳到异常处理函数（是缺页？是非法指令？还是外部中断？）。
`scause`	`0x142`	SRW	S-mode 异常原因。同上。
`mepc`	`0x341`	MRW	M-mode 异常程序计数器。发生异常时，CPU 把当时的指令地址存这里。执行`mret`返回时，CPU 会跳回这个地址。
`sepc`	`0x141`	SRW	S-mode 异常程序计数器。同上，供`sret`使用。
`mtval`	`0x343`	MRW	M-mode 异常值。辅助信息。例如如果是断点异常，这里存断点地址；如果是非法指令，存该指令编码。
`stval`	`0x143`	SRW	S-mode 异常值。同上。

3. 中断控制

决定了“谁能打断我”。

CSR 名称	地址	权限	说明
`mie`	`0x304`	MRW	M-mode 中断使能。位图寄存器，每一位控制一种中断（如外部中断、软件中断、定时器中断）是否开启。
`sie`	`0x104`	SRW	S-mode 中断使能。同上，控制 S-mode 能接收的中断。
`mip`	`0x344`	MRW	M-mode 中断挂起。位图寄存器，某一位为 1 表示该中断正在发生（正在敲门），等待处理。
`sip`	`0x144`	SRW	S-mode 中断挂起。同上。

4. 内存地址翻译与保护

这是实现虚拟内存的关键。

CSR 名称	地址	权限	说明
`satp`	`0x180`	SRW	S-mode 地址翻译与保护。这是开启虚拟内存的总开关。高位存放页表根地址（PPN），低位存放模式。写它之前是物理地址模式，写之后 CPU 就开始查页表了。
`pmpcfg0-15`	`0x3A0-3AF`	MRW	物理内存保护配置。M-mode 用来限制 S-mode 或 U-mode 能访问哪些物理内存地址。
`pmpaddr0-63`	`0x3B0-3EF`	MRW	物理内存保护地址。配合上面的 cfg 使用，划定内存禁区。

5. 性能计数器与定时器

用于性能分析和时间管理。

CSR 名称	地址	权限	说明
`mtime`	`0xB01`	MRW	机器时间。这是一个实时计数器，每个时钟周期加 1。通常由主板上的 MMIO 模块提供，而不是 CPU 内部。
`mtimecmp`	`0xB41`	MRW	机器时间比较器。当`mtime`>=`mtimecmp`时，触发定时器中断。操作系统用它来实现“滴答”调度。
`mcycle`	`0xB00`	MRW	周期计数器。CPU 执行了多少个周期。
`minstret`	`0xB02`	MRW	指令计数器。CPU 执行了多少条指令。用它除以`mcycle`可以算 CPI（每指令周期数）。

重点详解：`mstatus`(最复杂的寄存器)

你刚才打印的mstatus是最核心的寄存器，它的位定义如下（以 RV64 为例）：

MIE (bit 3): M-mode 全局中断开关。1=开，0=关。
MPIE (bit 7): 保存进入异常前的 MIE 值。进入异常时，硬件自动把 MIE 存到这里，并关中断；退出异常 (mret) 时，用这里恢复 MIE。
SIE (bit 1): S-mode 全局中断开关。
SPIE (bit 5): 保存进入异常前的 SIE 值。
MPP (bits 11-12):Machine Previous Privilege。
- 这是权限切换的关键。
- 当发生异常进入 M-mode 时，硬件把之前的权限（比如 S-mode=1）记在这里。
- 执行mret时，CPU 读取这个值，决定是回到 S-mode 还是 U-mode。
XS / FS / VS: 扩展状态位（用于浮点、向量单元的状态保存优化）。
SD (bit 63): 脏位。如果 FS 或 XS 被修改过（表示浮点寄存器里有脏数据），此位硬件自动置 1。用于上下文切换加速（如果 SD=0，就不需要保存浮点寄存器）。