当前位置：首页 > news >正文

基于VHDL与FPGA的交互式打地鼠游戏系统设计

news 2026/8/22 8:04:23

1. 从零开始设计FPGA打地鼠游戏

第一次接触FPGA游戏开发时，我完全没想到能用VHDL实现这么有趣的交互效果。这个打地鼠游戏看似简单，却包含了数字系统设计的精髓：时钟分频、随机数生成、状态机控制、动态显示等关键技术。使用ALTERA的EPF10K20系列FPGA开发板，配合Quartus II开发环境，我们可以完整实现从代码编写到板载测试的全流程。

游戏的核心逻辑其实很直观：用四位按键对应四个地鼠洞，数码管显示地鼠位置和游戏状态。但要让这个系统流畅运行，需要解决几个关键问题：如何产生随机的地鼠出现位置？如何确保按键检测的实时性？怎样设计合理的计分和计时机制？这些正是我们要重点探讨的内容。

2. 系统架构设计详解

2.1 整体框架设计

整个系统采用模块化设计思路，分为七个核心模块。这种设计方式我在多个项目中验证过，比写一个大而全的VHDL文件要可靠得多。每个模块都有明确的接口定义，通过原理图连线或VHDL元件例化方式连接。

系统工作流程是这样的：上电后随机数模块开始生成位置序列，按下开始键后，计时模块启动60秒倒计时。玩家需要通过按键击中当前显示位置的地鼠，比较模块会实时判断命中情况，计分模块更新分数。显示模块采用动态扫描技术，轮流刷新地鼠位置、倒计时和分数信息。

2.2 硬件资源分配

在EPF10K20TI144-4开发板上，我们这样分配资源：

8位数码管：前4位显示地鼠位置，中间2位显示倒计时，最后2位显示分数
8个按键：前4个作为地鼠击打按键，其余用于开始/重置等控制功能
时钟信号：使用板载100kHz晶振作为时钟源
LED指示灯：用于显示命中效果

这种资源分配方案经过多次优化，既保证了功能完整性，又避免了资源冲突。实际开发时，建议先用Quartus的Pin Planner工具锁定管脚分配，可以节省后期调试时间。

3. 核心模块实现技巧

3.1 精准的时钟分频设计

分频模块是整个系统的心跳来源。我们需要将100kHz的板载时钟转换为1Hz的游戏时钟，这个看似简单的功能其实藏着不少坑。

entity divclock is port( oldclk: IN std_logic; currclk: buffer std_logic ); end; architecture one of divclock is constant useHz:integer:=100000; begin process(oldclk) variable count:integer range 0 to useHz-1; begin if oldclk'event and oldclk='1' then if count=(useHz-1)/2 then count:=0; currclk<=NOT currclk; else count:=count+1; end if; end if; end process; end one;

这段代码采用计数器实现分频，关键点在于：

使用变量(variable)而非信号(signal)实现计数器，避免时序问题
在时钟的上升沿触发计数逻辑
当计数达到半周期时翻转输出时钟
通过generic参数使模块可配置，方便调整分频比

实测中发现，如果直接用信号实现计数器，会出现偶发的时钟抖动。这是新手常犯的错误，要特别注意。

3.2 伪随机数生成方案

游戏趣味性的核心在于随机性。我们采用4位m序列生成器产生伪随机数，虽然算法简单但效果足够：

entity rand is port( Reset: IN std_logic; Clk: IN std_logic; Data_out: OUT std_logic_vector(1 downto 0) ); end; architecture rtl of rand is signal Shift_Register:std_logic_vector(3 downto 0); begin process(Reset,Clk) begin if(Reset='1') then Shift_Register<="1000"; elsif(Clk'event and Clk='1') then Data_Out<=Shift_Register(1 downto 0); Shift_Register(0)<=Shift_Register(1); Shift_Register(1)<=Shift_Register(2); Shift_Register(2)<=Shift_Register(3); Shift_Register(3)<=Shift_Register(3) xor Shift_Register(0); end if; end process; end rtl;

这个设计有几个优化点：

复位时给移位寄存器赋非全零初值，避免"卡死"状态
采用异或反馈实现最大长度序列
只取低两位作为输出，保证数值变化更频繁
时钟使能控制，避免过快更新

在板级测试时，可以用LED观察随机数变化频率，必要时可增加二级缓存平滑输出。

4. 交互逻辑实现

4.1 实时按键检测

按键模块需要将物理按键映射到游戏逻辑位置：

entity button_decode is port( a,b,c,d: IN std_logic; result: OUT std_logic_vector(1 downto 0) ); end; architecture one of button_decode is begin process(a,b,c,d) begin if a='0' then result<="11"; elsif b='0' then result<="10"; elsif c='0' then result<="01"; elsif d='0' then result<="00"; else result<=NULL; end if; end process; end;

实际开发中我建议增加去抖动逻辑，可以这样改进：

添加20ms的延时消抖
采用状态机实现按键状态检测
增加按键释放检测
使用时钟同步避免亚稳态

4.2 计分与计时系统

计分模块需要处理多种状态：

entity score is port( clk: IN std_logic; start: IN std_logic; true: IN std_logic; accomplish: IN std_logic; reset: IN std_logic; G: OUT std_logic_vector(7 downto 0) ); end; architecture one of score is begin process(clk,start,true) variable temp1,temp2: std_logic_vector(3 downto 0); begin if(clk'event and clk='1') then if reset='1' then temp1:="0000"; temp2:="0000"; elsif start='1' and true='1' then if accomplish='0' then temp2:=temp2+1; if(temp2="1010")then temp1:=temp1+1; temp2:="0000"; end if; end if; end if; G(7 downto 4)<=temp1; G(3 downto 0)<=temp2; end if; end process; end one;

计时模块采用类似的思路，但需要注意：

倒计时结束信号的处理
重置逻辑的优先级
显示格式的转换（BCD码）
游戏状态机的控制

5. 显示系统优化

5.1 动态扫描实现

显示模块是系统中最复杂的部分之一，需要处理多种信息：

entity transform is port( Data_out: IN std_logic_vector(1 downto 0); S,F: IN std_logic_vector(3 downto 0); G: IN std_logic_vector(7 downto 0); clk: IN std_logic; true: IN std_logic; sel: OUT std_logic_vector(7 downto 0); led: OUT std_logic_vector(6 downto 0) ); end; architecture one of transform is begin process(clk,true) variable m: integer range 0 to 4:=0; begin if(clk'event and clk='1') then if(m=0) then -- 地鼠位置显示逻辑 elsif(m=1) then -- 倒计时十位显示 elsif(m=2) then -- 倒计时个位显示 elsif(m=3) then -- 分数十位显示 elsif(m=4) then -- 分数个位显示 m:=0; end if; end if; end process; end one;

动态扫描的关键是：