2026年IC设计联发科面试题目带答案解析
文章目录
- 一、波形分析题（12分）
- 二、组合逻辑与时序分析题（12分）
- 三、IC设计前后端流程（5分）
- 四、逻辑推理题（10分）
- 五、项目介绍题（10分）
- 六、Verilog序列检测器（15分）
- 状态转移图
- Verilog代码（可直接背）
- 七、C语言统计字母个数（15分）
- 八、Python基础题（3分）
- 九、Python文件查找（7分）
- 十、二叉树最大深度（10分）
- 十一、Python项目问答（10分）
- 十二、表达式计算器（+-*/()）（10分）
一、波形分析题（12分）
已知3级D触发器串联，初态Q0=Q1=Q2=0，时钟上升沿触发。
要求：画出连续时钟下Q0、Q1、Q2的输出波形。
答案：
二、组合逻辑与时序分析题（12分）
1.写出电路图A真值表
答：根据与/或/非门逻辑，列出输入→输出对应关系。
2.画出图B电路波形
答：按D触发器时序规则，时钟沿采样输入，输出延迟一拍。
3.状态图功能描述
答：典型序列检测/移位寄存器状态跳转。
4.计算建立时间裕量setup slack
公式：Slack = 时钟周期 – （Tco + 门延迟 + 组合逻辑延迟 + Tsetup）
代入：Slack = 10 – (1+1+1+0.5) =6.5ns
三、IC设计前后端流程（5分）
答案：
需求→算法→RTL编码→仿真→综合→STA→DFT→形式验证→Floorplan→Placement→CTS→Routing→物理验证→LVS/DRC→流片。
四、逻辑推理题（10分）
题目：P知