Chapter 12: Physical Layer - Logical (Gen3)

Chapter 12: Physical Layer - Logical (Gen3)

书籍: PCI Express Technology 3.0 (MindShare Press, 2012)
页码: Book Pages 407-438 | PDF Pages 449-479
学习日期: 2026-04-13

本章概要

本章描述 PCIe Gen3 (8 GT/s) 的 Physical Layer 逻辑部分，包括从 8b/10b 到 128b/130b 编码的转变、块编码 (Block Encoding)、Sync Header、Ordered Sets 以及高级信号均衡 (Equalization)。

12.1 Gen3 编码变化

Gen1/Gen2 vs Gen3

128b/130b 编码原理

• 不再使用 8b/10b 编码
• 每 128 bits 数据 + 2 bits Sync Header = 130 bits
• 效率提升: 128/130 ≈ 98.5% (vs 80%)

为什么改用 128b/130b?

• 8b/10b 开销太大: 20% 带宽浪费
• 频率提升的信号完整性问题: 5 GT/s 以上 8b/10b 难以处理
• 更高效的编码: 接近理论极限

12.2 块编码 (Block Encoding)

块结构

┌────────────┬─────────────────────────────────────┐ │ Sync Header │ 16 Bytes (128 bits) │ │ (2 bits) │ │ └────────────┴─────────────────────────────────────┘

Sync Header

块传输顺序

• Sync Header LSB 先发送
• 符号 LSB 先发送

Gen3 的帧结构

不再使用 STP/SDP/END 等 K 字符：

• 使用 Sync Header 标识块类型
• 数据块和有序集块通过 Sync Header 区分

12.3 Ordered Sets in Gen3

Gen3 有序集

• 有序集仍然存在
• Sync Header = 01b 表示有序集块
• 不再使用 COM/SKP 等 K 字符

Gen3 有序集类型

有序集特性

• 所有 Lane 同时发送
• 需要块对齐 (Block Alignment)

12.4 块对齐 (Block Alignment)

背景

• Gen1/Gen2 使用 COM 字符进行 Lane De-skew
• Gen3 没有 COM 字符
• 需要新的对齐机制

对齐过程

1. 检测有序集块: Sync Header = 01b
2. Lane 同步: 所有 Lane 必须看到相同的块边界
3. 跨 Lane 去偏斜: 基于对齐的有序集

块对齐状态

• Unaligned Phase: 初始状态
• Aligned Phase: 对齐完成
• Locked Phase: 锁定，跟踪块边界

12.5 信号均衡 (Signal Equalization)

Gen3 的挑战

• 8 GT/s 高频率
• 码间干扰 (ISI) 更严重
• 需要更复杂的均衡技术

发射机均衡 (Tx Equalization)

• 预加重 (Pre-emphasis): 增强高频分量
• 去加重 (De-emphasis): 降低低频分量
• 可编程系数

接收机均衡 (Rx Equalization)

• 连续时间线性均衡 (CTLE): 模拟均衡
• 判决反馈均衡 (DFE): 数字均衡
• 可选支持

Gen1/Gen2 对比

• Gen1/Gen2: 固定 Tx 去加重
• Gen3: 可编程 Tx/Rx 均衡

12.6 链路训练 Gen3

训练序列

• TS1/TS2 有序集仍然使用
• 增加了 Equalization Phase
• 协商发射机/接收机均衡设置

训练阶段

1. Polarity Detection
2. Lane Reversal
3. Link Width Negotiation
4. Speed Negotiation
5. Block Alignment
6. Equalization(Gen3 only)
7. Configuration

12.7 接收机时钟补偿逻辑

时钟频率差异

• 发射机和接收机时钟独立
• 存在容差
• 需要时钟补偿机制

Gen3 补偿方法

• 使用 SKIP 有序集块
• 定期插入 SKIP
• 接收方可以丢弃 SKIP 块

SKIP 块结构

Sync Header = 01b (Ordered Set) + 有序集内容

12.8 Lane-to-Lane De-skew

偏斜问题

• 不同 Lane 信号到达时间不同
• 走线长度差异
• 制造容差

Gen3 去偏斜

• 基于块对齐
• 有序集在所有 Lane 同时发送
• 可以测量并补偿偏斜

去偏斜能力

• 接收机必须具有 Lane-to-Lane 去偏斜能力
• 规范定义了最大偏斜容限

12.9 加扰 (Scrambling)

加扰目的

• 减少电磁干扰 (EMI)
• 防止重复模式
• 改善时钟恢复

Gen3 加扰

• 多项式加扰
• 应用于数据块
• 有序集块不扰码

12.10 Gen1/Gen2 vs Gen3 物理层对比

关键知识点速记

1. Gen3 编码: 128b/130b，效率 ~98.5%
2. Sync Header: 10b=Data, 01b=Ordered Set
3. 不再使用 K 字符作为帧分隔符
4. 块对齐: Unaligned → Aligned → Locked
5. Gen3 需要可编程均衡: Tx Pre-emphasis + Rx CTLE/DFE
6. SKIP 有序集用于时钟补偿
7. Lane-to-Lane 去偏斜基于块对齐
8. 数据块加扰，有序集块不加扰
9. Gen3 带宽: 8 GT/s ≈ 1 GB/s 单向
10. Equalization Phase 是 Gen3 特有的训练阶段

思考题

1. 为什么 Gen3 要从 8b/10b 改为 128b/130b 编码？这样做有什么代价？
2. Gen3 不使用 STP/END 等 K 字符，如何知道数据块的开始和结束？
3. 为什么 Gen3 需要更复杂的均衡技术？Gen1/Gen2 的固定去加重为什么不适用？
4. 块对齐 (Block Alignment) 的过程是怎样的？为什么 Gen3 需要这个过程？
5. 如果不同 Lane 的偏斜超过规范限制，会发生什么？

笔记结束