Chapter 11: Physical Layer - Logical (Gen1 and Gen2)
Chapter 11: Physical Layer - Logical (Gen1 and Gen2)
书籍: PCI Express Technology 3.0 (MindShare Press, 2012)
页码: Book Pages 391-438 | PDF Pages 430-470
学习日期: 2026-04-13
本章概要
本章描述 PCIe Physical Layer 的逻辑部分（Gen1 和 Gen2），包括 8b/10b 编码、符号定义、有序集 (Ordered Sets)、字节条带化 (Byte Striping)、串行器/解串器 (SerDes)、时钟补偿机制等。
11.1 Physical Layer 概述
Physical Layer 分层
┌─────────────────────────────────────────┐ │ Transaction Layer │ ├─────────────────────────────────────────┤ │ Data Link Layer │ ├─────────────────────────────────────────┤ │ Physical Layer - Logical (Gen1/Gen2) │ │ - 8b/10b Encoding │ │ - Ordered Sets │ │ - Byte Striping │ │ - SerDes │ ├─────────────────────────────────────────┤ │ Physical Layer - Electrical │ │ - 差分驱动器/接收器 │ │ - 阻抗、ESD │ └─────────────────────────────────────────┘Gen1 vs Gen2
| 特性 | Gen1 | Gen2 |
|---|---|---|
| 比特率 | 2.5 GT/s | 5.0 GT/s |
| 符号时间 | 4 ns | 2 ns |
| 编码 | 8b/10b | 8b/10b |
11.2 8b/10b 编码
编码原理
- 每 8 bits 数据编码为 10 bits 符号
- 效率: 80% (8/10)
- 用途: 直流平衡、时钟恢复、错误检测
D vs K 字符
- D字符 (Data): 常规数据字节 (256 个)
- K字符 (Control): 控制字符 (12 个)
K字符用途
| K字符 | 用途 |
|---|---|
| COM | 分隔符/同步 |
| SKP | 跳过（时钟补偿） |
| STP | TLP 帧开始 |
| END | TLP/DLLP 帧结束 |
| SDP | DLLP 帧开始 |
| FTS | 快速训练序列 |
| IDL | 电气空闲 |
| PAD | 填充 |
| SYNC | 链路同步 |
11.3 TLP/DLLP 帧结构
Gen1/Gen2 帧格式
TLP: ┌──────┬────────┬───────┬────────┬─────┬──────┬─────┐ │ STP │ Seq Num│ Header│ Data │ECRC │ LCRC │ END │ │ (K) │ │ │ │ │ │ (K) │ └──────┴────────┴───────┴────────┴─────┴──────┴─────┘ DLLP: ┌──────┬────────┬────────┬──────┬──────┐ │ SDP │ DLLP │ CRC │ END │ │ │ (K) │ Type │ 16b │ (K) │ │ └──────┴────────┴────────┴──────┴──────┘帧控制字符
- STP (Start): 标记 TLP/DLLP 开始
- END: 标记结束
- SDP (Start DLLP): DLLP 开始
11.4 Ordered Sets
Ordered Set 定义
- 有序集是特殊的符号序列
- 不属于任何事务层数据包
- 在 Physical Layer 生成和处理
有序集类型
| 类型 | 用途 |
|---|---|
| TS1 | 训练序列 1 - 链路训练 |
| TS2 | 训练序列 2 - 链路训练确认 |
| FTS | 快速训练序列 - 从 L0s 退出 |
| SKIP | 跳过 - 时钟补偿 |
| COM | 公共 - 有序集分隔符 |
| IDL | 空闲 - 电气空闲指示 |
TS1/TS2 有序集
用途: 链路初始化和训练
内容:
- Link/Bandwidth Management
- Lane Reversal
- Polarity
- Equalization (Gen3)
FTS 有序集
用途: 从 L0s 低功耗状态快速恢复
数量: 取决于从 L0s 需要多少 FTS 来恢复锁定
SKIP 有序集
用途: 时钟补偿
组成: COM + 3 × SKP
插入规则:
- 定期插入: 每 1180-1538 符号时间
- 仅在数据包边界插入
- 所有 Lane 同时插入
11.5 Byte Striping (字节条带化)
宽链路
- x2, x4, x8, x12, x16, x32 Lane 配置
- 字节被条带化到所有 Lane
条带化规则
- 字节 0 → Lane 0
- 字节 1 → Lane 1
- …
- 字节 N → Lane N
- 循环直到所有字节发送完毕
x8 示例
发送顺序: Byte 0 → Lane 0 Byte 1 → Lane 1 ... Byte 7 → Lane 7 Byte 8 → Lane 0 Byte 9 → Lane 1 ...11.6 SerDes (串行器/解串器)
发送方向 (Serializer)
并行数据 → 并/串转换 → 串行流- 接收来自 Byte Striping 的并行字节
- 转换为串行比特流
- 差分驱动器输出
接收方向 (Deserializer)
串行流 → 串/并转换 → 并行数据- 差分接收器输入
- CDR (Clock Data Recovery) 恢复时钟
- 转换为并行字节
- 提供给 Byte De-Striping
11.7 时钟补偿
时钟频率差异
- 发送和接收使用独立时钟
- 即使有共同参考时钟，也存在容差
- 频率差异导致缓冲区溢出/下溢
SKIP 有序集补偿
问题: 发射机时钟较快 → 数据到达太快 → 缓冲区溢出
解决方案: 定期插入 SKP 有序集
- 接收方可以丢弃 SKP 字符
- 防止缓冲区溢出
插入时机:
- 每 1180-1538 符号时间
- 仅在数据包边界
11.8 电气空闲 (Electrical Idle)
IDL 有序集
- 指示链路进入低功耗状态
- 发送 IDL 有序集代替常规数据
- 接收方检测到 IDL → 进入低功耗
退出电气空闲
- 检测到非 IDL 信号
- 重新开始链路训练
- 恢复到 L0 正常工作状态
11.9 链路训练基础
训练序列
- TS1/TS2 有序集用于链路训练
- 检测链路伙伴
- 确定链路宽度和速度
- 协商 Lane 翻转和极性
训练步骤
- 检测链路伙伴
- Polarity 检测和反转
- Lane 顺序检测
- 速度 negotiation
- 带宽 management
- 完成训练
11.10 Gen1/Gen2 关键差异
相同点
- 相同的 8b/10b 编码
- 相同的帧结构
- 相同的有序集类型
差异
| 特性 | Gen1 | Gen2 |
|---|---|---|
| 比特率 | 2.5 GT/s | 5.0 GT/s |
| 符号时间 | 4 ns | 2 ns |
| 编码开销 | 20% | 20% |
关键知识点速记
- 8b/10b 编码: 效率 80%，直流平衡
- D字符 = 数据，K字符 = 控制
- STP/SDP = 开始，END = 结束
- TS1/TS2 = 链路训练，FTS = 快速恢复，SKIP = 时钟补偿
- SKIP = COM + 3×SKP，定期插入
- Byte Striping: 字节条带化到多 Lane
- SerDes: 串行/并行转换
- CDR: 从数据流恢复时钟
- 时钟补偿: SKIP 有序集防止缓冲区溢出
- IDL: 电气空闲指示
思考题
- 为什么 8b/10b 编码能够实现直流平衡？这对串行传输有什么好处？
- SKIP 有序集为什么要定期发送？发送太频繁或太少会有什么影响？
- Byte Striping 如何保证接收方正确重组数据？
- CDR (时钟数据恢复) 的工作原理是什么？为什么串行链路需要它？
- 如果 Lane 极性反转，接收方如何检测并纠正？
笔记结束