CL1830绿色模式PWM反激（SSR）控制器
概述
CL1830 是一款高集成度的 PWM 反激控制器，它提供了几个功能来提高效率、EMI 改进方案，并内置完整的保护功能。轻载时，低启动电流和专有的绿色模式功能提供了逐渐降频的模式。空载时，它还内置突发模式和几个参数，以完全关闭 PWM 输出，最大限度地减少外部功率管的开关损耗。CL1830 还内置了电流检测和反馈回路的前沿消隐（LEB），以屏蔽输入信号的尖峰噪声。内置的斜坡补偿使系统在通用输入电压范围内提供稳定的功率限制。锯齿波频率功能用于 EMI 改进解决方案。CL1830 还提供 OLP（过负载保护），VDD OVP（过压保护）等各种保护功能，以防止电路在异常状态下损坏。
特性
◆具有出色 ESD 保护的高压 CMOS 工艺
◆8ms 软启动
◆超低启动电流（<6 uA）
◆轻负载时 0.5mA 超低工作电流
◆自适应频率调整和斜率补偿@固定频率 CCM 模式
◆内置斜率和负载调节补偿
◆逐周期电流限制的电流模式控制
◆CS引脚上的LEB（前沿消隐）
◆欠压锁定（UVLO）
◆VDD OVP（过压保护）
◆过载保护功能（OLP）
◆光电耦合器短路保护
◆反馈开路保护
应用范围
◆AC / DC适配器和电池充电器
◆ATX待机电源
◆开放式开关电源和CD(R)
◆机顶盒(STB)替代384X
CL1830 采用 SOT-23-6L 封装
典型应用
打标说明及管脚分布
管脚描述
结构框图
最大额定值 (注)
封装耗散等级
注：超出“最大额定值”可能损毁器件。推荐工作范围内器件可以工作，但不保证其特性。长时间运行在最大额定条件下可能会影响器件的可靠性。
推荐工作范围
电气特性
(无特殊说明默认测试条件VDD=15V, TA= 25℃)
使用说明
CL1830 是一款高集成度的 PWM 反激控制器，它提供了几个功能来提高效率、EMI 改进方案，并内置完整的保护功能。同时，芯片高度集成化以减少外部元件数量和尺寸，其主要功能描述如下：
●Pin5 VDD脚
启动期间，VDD值低于UVLO阈值，因此芯片不工作，此时，电流通过启动电阻给电容充电以抬高VDD，当VDD电压上升到芯片退出UVLO模式后，芯片开始正常工作，输出栅极信号，变压器的辅助绕组这时给芯片提供工作电流。较低的启动电流(不大于于6uA)和工作电流以及相差有11V之大的VDD-on和VDD-off阈值之差，意味着采用较大的启动电阻和较小的启动电容。启动电容要能够保证满载启动和空载运行时VDD不跌落重启，启动电阻越大此电阻的消耗越小，代表着更小的待机损耗，但启动时间相对应的就越长。因此启动电阻的选择是需要配合启动电容，折中慎重选取的。
当VDD电容遇到正常运行不能维持的问题时（尤其在低温条件下易出现此现象），可使用二级启动，如下图，增加CAP2以助维持正常工作。
●Pin2 FB脚 电压反馈环路
CL1830采用电流模式控制，也就是说，电压反馈信号由次级侧的TL431通过光电耦合器提供给FB引脚，FB和Cs引脚的电流信号一起控制MOSFET的导通/截止。降低与光耦并联的反馈电阻的损耗可以提高轻负载效率。由于反馈电阻的电流小，分流稳压器和最小调节电流必须仔细设计，以确保其能够在低阴极电流下进行调节。反馈环路的稳定性非常重要。不稳定的反馈信号会造成输出振荡或音频噪声。我们可以通过测试输出的纹波和噪声来调整相位和增益的闭环余量。
Rbias1和Rbias2可防止重载时异常输出电压。一般来说，建议Rbias1取100〜1KΩ，Rbias2取1.5〜2.5KΩ; Rphase和Cphase用于RC相位补偿，同时调整芯片FB脚的电容值以防止振荡; R3和R3A的比值取决于输出电压的大小，输出电压公式为Vout=2.5V*(R3+R3A)/R3A，TL431的稳压值Vref = 2.5V。
此外，芯片的FB脚也用于确定绿色模式电平。当VFB为0.1至1.6V时，它处于空载或轻载状态; 轻载时，突发模式可有效降低开关损耗。当VFB大于1.8V时，芯片将离开待机模式。VFB的正常运行范围为1.8V-4.1V，大于4.6V为开环状态; FB脚的短路电流约为0.23mA。
●Pin6 驱动脚DRV
CL1830的驱动能力约为450mA，可支持65W左右的功率，并将最大占空比限制在80％以下，以避免变压器饱和。MOSFET的阈值通常为12V，CL1830的最大钳位电压为16V，以防止击穿MOSFET。
●Pin4 CS脚 电流检测环路
对于电流模控制应用而言，当系统工作在CCM时，会出现稳定性问题。为了解决这个难题，内置的斜坡补偿会提高稳定性，并避免峰值电流模的次谐波振荡。CS引脚的输入端包含一个400ns的前沿消隐时间，以防止MOS导通瞬间的误触发。
●OLP(过载保护)和SCP(短路保护)
为了保护电路在过载状态，短路状态或开环状态受到损坏，CL1830集成了OLP保护功能。在异常情况下，FB脚电压VFB被拉高，当VFB>4.2V，经过64ms的延迟后，芯片强制关闭输出。
●VDD OVP功能
功率MOSFET的最大VGS额定值约为30V。 为了防止VGS进入故障状态，CL1830在VDD引脚上集成了OVP功能。 当VDD电压高于OVP阈值时，输出栅极驱动电路将同时关断，直到下一个UVLO（on）周期。