当前位置：首页 > news >正文

为了省电和提速：在BJT温度传感器里，我是如何用Cyclic ADC替换部分ΣΔ周期的

news 2026/5/15 9:52:05

混合架构ADC在BJT温度传感器中的低功耗优化实践

当可穿戴设备和物联网节点对温度测量精度要求达到0.0625℃时，传统ΣΔ ADC架构面临转换时间过长和功耗过大的双重挑战。本文将揭示如何通过Cyclic ADC与ΣΔ ADC的混合架构实现性能突破，在保持高精度的同时显著降低系统能耗。

1. 高精度温度测量的核心挑战

BJT温度传感器的核心原理是利用基极-发射极电压（VBE）的温度特性进行测量。当两个BJT工作在不同偏置电流下时，其VBE差值（ΔVBE）与绝对温度成正比。传统方案采用ΣΔ ADC对μ=αΔVBE/VREF进行量化，其中α为比例系数，VREF为带隙基准电压。

ΣΔ ADC在高分辨率下的主要瓶颈：

转换时间随分辨率指数增长：每提高1位分辨率，转换周期数需翻倍
功耗与转换时间线性相关：长时间积分导致静态功耗累积
残余电压未被利用：传统架构忽略转换结束后的ΔV残余能量

典型16位ΣΔ ADC在0.0625℃分辨率下需要约12800个时钟周期，而混合架构可将周期数减少到原方案的1/8甚至更低。这种优化对电池供电设备尤为重要——某智能手表项目实测显示，温度传感器功耗降低63%可使整体系统续航延长17%。

2. 混合架构的工作原理与数学基础

2.1 ΣΔ ADC的量化残余分析

传统ΣΔ ADC在A个转换周期后满足：

N = A × (αΔVBE/VREF) - B

其中N为计数器值，B为校准偏移量。实际电路中积分器总会残留电压ΔV，建立新的平衡方程：

-N×VBE + (A-N)×αΔVBE = ΔV

经推导可得：

A × (αΔVBE/VREF) = N + (ΔV/VREF)

关键突破点：ΔV/VREF实际包含了N的小数部分信息，传统方案将其丢弃，而混合架构通过Cyclic ADC进行二次量化。

2.2 Cyclic ADC的量化原理

Cyclic ADC通过"乘2±VREF"操作逐位量化残余电压：

操作周期	计算公式	输出位判定
第1周期	ΔV₁ = 2ΔV₀ ± VREF	bs₀ = sign(ΔV₁)
第n周期	ΔVₙ = 2ΔVₙ₋₁ ± VREF	bsₙ₋₁ = sign(ΔVₙ)

最终得到n+1位输出码bs< n:0 >，满足：

ΔV₀ ≈ (bs< n:0 > / 2ⁿ⁺¹) × VREF

某物联网芯片实测数据显示，采用4位Cyclic ADC替代低位ΣΔ量化后，转换时间从12.8ms降至1.6ms，同时保持相同的0.0625℃分辨率。

3. 混合架构的电路实现细节

3.1 硬件切换机制

混合架构需要智能切换ΣΔ和Cyclic工作模式：

// 状态机控制示例 always @(posedge clk) begin case(state) SDM_MODE: if(cycle_count == A-1) begin state <= CYCLIC_MODE; store_sdm_result(N); end CYCLIC_MODE: if(cyclic_bit == n) begin state <= IDLE; output_result(); end endcase end

关键电路模块：

可配置积分器：电容阵列支持×2增益模式
精确定时开关：确保采样/保持相位同步
残差电压保持电路：避免模式切换时的电荷泄露

3.2 符号位处理的特殊设计

由于ΔV可能为负值，需要特殊符号位处理：

将ΣΔ第A+1周期输出作为符号位
量化区间偏移为[0, VREF]而非[-VREF, +VREF]

数字后端进行校准补偿：

// 符号位补偿算法示例 final_code = sdm_result << n + (cyclic_code > 2ⁿ ? cyclic_code - 2ⁿ⁺¹ : cyclic_code);

某可穿戴设备芯片采用此方法后，在-40℃~85℃范围内仍保持±0.1℃的测量精度。

4. 实际工程中的挑战与解决方案

4.1 时钟同步问题

混合架构面临的主要时序挑战：

ΣΔ与Cyclic时钟相位对齐
比较器建立时间差异
模式切换时的瞬态响应

推荐解决方案：

采用同源时钟分频
插入可编程延迟单元
增加空白周期（guard interval）

实测数据表明，增加2个周期的模式切换间隔可使残留电压波动降低82%。

4.2 噪声与误差控制

混合架构特有的噪声来源：

噪声类型	影响程度	缓解措施
开关电荷注入	中	采用dummy开关补偿
电容失配	高	DEM动态元件匹配
时钟抖动	高	片内PLL倍频

某医疗级温度传感器通过以下设计实现0.05℃的测量稳定性：

采用4×过采样Cyclic ADC
积分器使用MOM电容阵列
电源噪声抑制比(PSRR) > 80dB

4.3 校准策略优化

混合架构需要协同校准：

ΣΔ部分：传统A/B系数校准
Cyclic部分：
- 增益误差校准（×2放大器）
- 偏移误差校准
- 线性度校准

现场校准流程：

def hybrid_calibration(): # 第一阶段：ΣΔ校准 sdm_A, sdm_B = calibrate_sdm() # 第二阶段：Cyclic增益校准 cyclic_gain = measure_cyclic_gain() # 第三阶段：整体线性校验 verify_full_scale()

某工业传感器方案通过此流程将出厂校准时间缩短40%，同时保持±0.05℃的批次一致性。