vcs+verdi+vivado联合仿真

1.软件版本

vivado和vcs的软件版本兼容

Xilinx官方指导手册UG973

本次使用的Vivado版本为2018.2

图为Vivado2018.2支持的vcs版本，此时vcs有vcs和vcs-mx两种版本。

VCS和VCS_MX的区别

VCS_MX为mixed hdl 仿真器，支持vhdl+verilog+sv的混合仿真。vcs则是

纯verilog的。当然，目前vcs也是有sv支持的。它们在feature上唯一的区别在于对vhdl的支持。

当然，如果没有vhd的设计或者验证还是VCS好些，速度略好。

在后续版本中的vcs不再区分vcs和vcs-mx版本，将功能统一合并为vcs一个版本。

2 Vivado生成vcs的仿真库

打开Vivado

编译完成后，检查是否有错误（Tcl Console或者Vivado的工程目录下会有compile_simlib.log）

synopsys_sim.setup这个文件非常重要，打开可以看到里面指明了Xilinx各个器件库的位置和绝对路径。vcs仿真时会调用这个文件来链接所有的器件库，可以说是我们实现独立仿真的”桥梁”。