当前位置：首页 > news >正文

从原理图到Verilog：在Vivado里一步步拆解4位阵列乘法器的设计思路

news 2026/4/16 22:32:21

从原理图到Verilog：在Vivado里一步步拆解4位阵列乘法器的设计思路

当你第一次看到阵列乘法器的原理图时，那些密密麻麻的全加器和错综复杂的连线可能让人望而生畏。但别担心，这篇文章将带你从零开始，用Vivado工具一步步实现一个4位阵列乘法器。我们将重点关注如何将原理图转化为层次清晰、可综合的Verilog代码，这是每个硬件工程师必须掌握的核心技能。

1. 理解阵列乘法器的基本结构

阵列乘法器之所以被称为"阵列"，是因为它的结构确实像一个整齐排列的网格。对于4位乘法器来说，这个网格由16个与门和12个全加器组成。理解这个结构是编写Verilog代码的第一步。

关键组成部分：

与门阵列：负责生成部分积
全加器阵列：负责累加部分积
超前进位加法器：加速最终结果的产生

观察原理图时，你会发现乘法器被自然地分成了几个垂直的"列"。这正是我们模块划分的依据——每列可以作为一个独立的Verilog模块来实现。

2. 模块划分策略

合理的模块划分能让代码更易读、易维护。对于4位阵列乘法器，我们采用以下模块结构：

module top_level( input [3:0] x, input [3:0] y, output [7:0] z ); // 实例化各列模块 endmodule

2.1 第一列的特殊处理

第一列（对应乘数的最低位）与其他列不同，它只需要与门而不需要全加器：

module column1( input [3:0] x, input y, output [1:0] m, output s, output a ); and(s, x[0], y); and(m[0], x[1], y); and(m[1], x[2], y); and(a, x[3], y); endmodule

这个模块产生了四个与操作的结果，但输出组织方式考虑了后续列的需求。

2.2 中间列的通用设计

第2-4列结构相似，可以共用一个模块：

module column234( input [3:0] x, input y, input [2:0] cin, input [1:0] u, input aa, output s, output [1:0] m, output a, output [2:0] cout ); // 实现细节稍后讨论 endmodule

这种设计体现了硬件描述语言的重要原则：发现重复模式并抽象为通用模块。

3. 信号命名与连接策略

良好的信号命名能极大提升代码可读性。我们采用以下约定：

cin：进位输入
cout：进位输出
m：中间结果（传递给下一列）
a：特殊位（直接传递给下一列）
s：当前列的求和结果

信号连接示例：

wire [2:0] cin1, cin2, cin3; wire [1:0] m1, m2, m3; wire a1, a2, a3; column1 col1(.x(x), .y(y[0]), .m(m1), .s(z[0]), .a(a1)); column234 col2(.x(x), .y(y[1]), .cin(3'b0), .u(m1), .aa(a1), .s(z[1]), .m(m2), .a(a2), .cout(cin1)); // 更多列连接...

4. 超前进位加法器的实现

阵列乘法器的最后阶段需要一个3位超前进位加法器来加速计算：

module carry_lookahead_adder( input c0, input [2:0] x, input [2:0] y, output [2:0] sum, output cout ); // 生成信号和传播信号 wire [2:0] G = x & y; wire [2:0] P = x | y; // 进位计算 wire [2:0] C; assign C[0] = G[0] | (P[0] & c0); assign C[1] = G[1] | (P[1] & G[0]) | (P[1] & P[0] & c0); assign C[2] = G[2] | (P[2] & G[1]) | (P[2] & P[1] & G[0]) | (P[2] & P[1] & P[0] & c0); // 求和 assign sum = x ^ y ^ {C[1:0], c0}; assign cout = C[2]; endmodule

5. Vivado中的实现技巧

在Vivado中实现这个设计时，有几个实用技巧：

层次化设计：
- 为每个模块创建单独的.v文件
- 使用Vivado的"Add Sources"功能有序添加

仿真验证：

module tb(); reg [3:0] x, y; wire [7:0] z; initial begin for(int i=0; i<16; i++) begin for(int j=0; j<16; j++) begin x = i; y = j; #10; $display("%d * %d = %d", x, y, z); end end end multiplier_4x4 uut(.x(x), .y(y), .z(z)); endmodule