量子纠错码与逻辑门实现技术解析
1. 量子纠错码基础与逻辑门实现挑战
量子纠错码（QECC）是量子计算中确保计算可靠性的核心技术。与经典纠错码不同，量子纠错需要同时应对比特翻转和相位翻转两类错误，这使得量子纠错码的设计更为复杂。一个典型的量子纠错码可以用参数[[n,k,d]]表示，其中n是物理量子比特数，k是逻辑量子比特数，d是代码距离。
在本文讨论的[5,2,3]缩短汉明码中，生成矩阵G和校验矩阵H的构造如下：
𝐺 = [1 1 1 1 0; 1 0 1 0 1] 𝐻 = [1 0 1 0 0; 0 1 1 0 0; 0 0 0 1 1]这个码可以将2个逻辑量子比特编码到5个物理量子比特上，并能纠正单比特错误。代码距离d=3意味着它可以检测最多2个错误或纠正1个错误。
注意：量子纠错码的设计需要在纠错能力和资源开销之间取得平衡。更高的代码距离虽然能纠正更多错误，但需要更多的物理量子比特和更复杂的纠错电路。
2. 代码自同构扩展技术详解
2.1 自同构诱导门的基本原理
代码自同构（automorphism）是指保持代码空间不变的变换。在[5,2,3]码的例子中，交换两个逻辑量子比特的SWAP操作就是一个自同构诱导门。通过物理交换前两个量子比特，再交换第三和第五个量子比特，我们得到一个新的基GSWAP，这对应于交换G的两行。
然而，当尝试在两个编码比特之间执行CNOT操作（对应应用矩阵g=[1 0;1 1]）时，我们会发现：
gG = [0 1 0 1 1; 1 0 1 0 1]这个结果不能通过G的列置换得到，因为它包含一个权重为4的行。这表明CNOT操作不是原始代码的自同构。
2.2 代码扩展实现逻辑门
为了解决这个问题，我们可以通过添加额外的列来扩展代码。在[5,2,3]码的例子中，添加一个列[1;1]得到新的生成矩阵G'：
G' = [1 1 1 1 0 1; 1 0 1 0 1 1]现在，应用CNOT操作后得到：
gG' = [0 1 0 1 1 0; 1 0 1 0 1 1]这可以通过交换前三个和后三个列的置换σP来实现。这样，我们就得到了一个[6,2,4]码G'，其自同构群扩展到了包含额外的逻辑门g。
2.3 理论边界与通用构造
定理1（代码自同构扩展）给出了通用情况下的上界：给定一个[n,k,d]码C(G,H)和一组逻辑门G={g1,...,gm}，存在一族[n'≤nm,k,d'≤dm]的代码CG(GG,HG)，使得C嵌入CG，且G包含在CG的自同构群中。
对于LDPC码，定理2指出：如果H是w-有界的，每个g是t-有界的，且|G|=m，那么存在一族[[nm,k,dm]]代码CG(GG,HG)，其校验矩阵HG是2(w+mt+1)-有界的，使得G中的每个g可以作为虚拟量子比特重标记来实现。
3. 超图积码与CQLU逻辑原语
3.1 超图积码结构
超图积（HGP）码是通过两个经典码的乘积构造的量子LDPC码。本文重点讨论的Qr码使用经典Simplex码Sr作为种子码。Simplex码的特殊性质是所有可逆线性操作都是其自同构，因此不需要额外的开销来自同构扩展。
这类码具有重量为3的循环校验矩阵（pcm），其中包含一组逻辑循环移位和额外的CNOT作为矩阵自同构。在HGP构造中，这些矩阵自同构可以用于在固定位置的特定位点之间执行CNOT，或者在控制量子比特设置为|0⟩或目标量子比特设置为|+⟩时执行循环移位。
3.2 CQLU指令集架构
CQLU（Code Quantum Logic Unit）定义了一组逻辑原语，包括：
- 自同构CNOT（autoCNOTs）
- 脏循环移位（Dirty Cyclic Shifts）
- 横向CNOT（tCNOTs）
- H-SWAP
- CZ-S
- X⊗k/Z⊗k测量
- |0⟩⊗k, |+⟩⊗k制备
- 混合|0⟩,|+⟩状态
- 反应式PPM
- 任意扇出
这些指令的时间和空间开销如表2所示。值得注意的是，autoCNOTs和脏循环移位可以通过量子比特重标记虚拟实现，几乎不增加执行时间。
4. 逻辑功能编译与优化
4.1 状态制备技术
使用autoCNOT可以高效制备GHZ态。如图7所示，首先准备两个（GHZ情况）或三个（[15,1,3]码情况）处于X或Z本征态的补丁，然后通过穿孔和同态测量完成状态制备。纠缠操作（绿色高亮）可以使用虚拟嵌入的CNOT实现，其中GHZ电路中的阴影CNOT是平凡的。
对于MSD（Magic State Distillation）电路，唯一需要的非原生操作是魔术态注入（灰色高亮），这占据了主要的资源成本。Clifford校正（橙色高亮）则作为混合X/Y反应式测量实现。
4.2 量子算术实现
采用Gidney的纹波进位加法器，使用4n+O(1)个T门实现n位加法器。每个MAJ和UMA块使用时间最优方法编译，然后重写电路使得大部分Clifford门可以在CQLU ISA中执行。
具体实现中，MAJ块内的3位扇出和扇入通过重复应用gauto和全局H实现，而Bell制备和Bell测量则通过将桥量子比特存储在单独的qLDPC块中，使用tCNOT实现。来自Bell测量的泡利校正和来自|T⟩注入的Clifford校正被传播经过Z基测量，将它们转变为依赖于先前测量结果的反应式测量。
5. 物理实现与硬件考量
5.1 RNAA设备假设
我们的估计基于支持通过AOD进行中电路并行原子移动和辅助量子比特原位测量的RNAA（Reconfigurable Neutral Atom Array）设备。原子移动时间假设为2√(l/a)，其中a=5500 m/s²，与先前关于RNAA中QEC架构的工作一致。
5.2 综合症提取优化
本文描述的qLDPC码是经典Simplex码的HGP，这些码本身由循环置换矩阵构造。基于这一洞察，我们创建了如图9所示的高效移动计划，使用最小化所需移动的CNOT排序。为提高移动时间，我们将计划分为交替轮次，确保在每个计划中X稳定子（绿色）首先与每个数据量子比特交互。
5.3 虚拟逻辑门的物理实现
在RASCqL的ISA中执行虚拟逻辑门通常只需要物理数据量子比特的置换，这可以通过虚拟重标记实现。对于HGPS码，脏循环移位操作需要数据量子比特的循环移位，由于HGPS也是循环的，这个移位只会修改未来综合症提取轮次的顺序，而不会改变整体时序。
autoCNOTs的置换是列（行）上的折叠对称性。如命题C.2所示，这种对称性完全保留了稳定子，因此不需要改变未来的综合症提取周期。当与tCNOT操作的原子重排结合时，虚拟重标记的置换可以高效实现。
6. 性能评估与比较
6.1 电路级模拟结果
使用Stim进行电路级模拟，采用标准电路级噪声模型，其中初始化和测量经历概率为p的比特翻转错误，单双量子比特门引起概率为p的退极化错误。图11显示了HGPS码在r∈[3,4,5]时的逻辑内存性能，拟合得到缩放行为pL=A(bp)^((d+1)/2)，其中A=0.221±0.048，b=128.34±0.20，经验阈值pth约为0.78%。
相比之下，SHYPS（图12）由于随着代码距离增加测量误差的影响增大，缺乏清晰的阈值。我们将SHYPS数据拟合到修正的缩放函数pL=A((b+cd)p)^((d+1)/2)，得到拟合参数A=0.1497，b=0.3894，c=50.83。
6.2 资源状态比较
GHZ态制备：与传统表面码基线相比，受益于虚拟操作和高速率，GHZ态可以使用CQLU指令制备，减少超过7倍的量子比特占用空间（图15）。
魔术态蒸馏：使用一级或二级魔术态蒸馏协议，在r∈[3,4,5,6]的HGPS码和级联HGPS与表面码上，以及距离达45的表面码上进行。总体观察到最多2倍的占用空间减少，而空间时间体积可能差3倍（图16）。失去部分占用空间优势是由于需要额外的|i⟩状态进行X/Y反应式测量。
加法器：虽然每个Q4可以并行实现8个MAJ块，但优化的表面码加法器每个需要9个补丁（包括6个用于必须保持活动以进行顺序反应式测量的CZ校正的补丁），导致占用空间差异高达7.84倍（图18）。对于空间时间体积，在反应时间tr=3.9ms（与逻辑周期时间相同）下评估RASCqL加法器，导致Clifford体积减少达1.25倍。
7. 讨论与未来方向
RASCqL架构基于qLDPC码，其逻辑ISA直接在块中实现特定功能子程序，如状态制备和量子算术，有望在量子比特占用空间和空间时间体积方面优于基于表面码的架构。特别是，我们展示了反应时间受限的加法器实现，在减少Clifford体积的空间时间同时实现了高达7倍的占用空间减少，以及与SoTA表面码基线成本相当的状态工厂。
要实现端到端资源估计，仍需解决几个重要问题：1）反应时间受限模型假设资源状态的高效供应、存储和路由；2）解码延迟的关键作用；3）寻找更优化的计算高效qLDPC码。RASCqL建议将qLDPC码视为主导算法子程序的专用加速器，而非通用RISC风格ISA的复制品或量子存储器。